Abblockkondensatoren an Versorgungspins haben grundsätzlich die Aufgabe, die getaktete Stromschleife der digitalen Schaltkreise mithilfe einer niedrigen Impedanz lokal kurzzuschließen. Dadurch werden die abgestrahlte magnetische Feldstärke und die in die Versorgungsspannungsebene eingekoppelten HF-Störströme bestmöglich reduziert. Werden die Kondensatoren hinsichtlich deren Impedanzkurve optimal gewählt und geometrisch optimal an den VCC-Pins platziert, dann kann der getaktete HF-Strom bestmöglich abgeblockt werden.

Die Fachliteratur bietet umfangreiche Theorie-Informationen zu korrekten PCB-Layout-Techniken und zu mehrstufigen Filter- & Abblockkondensatoren für Versorgungspins von digitalen ICs. Allerdings mangelt es an häufig an realen Messungen oder praxisnahen Simulationen. Ziel dieser AppNote ist es zu zeigen, welchen Einfluss die MLCC-Bauform, die Anzahl der Masse-Vias und die Platzierung der Filter-Bauteile zueinander haben. Zudem wird gezeigt, dass man sich mit einer unglücklichen Dimensionierung von Kondensatorbänken unerwartete Probleme einhandeln kann.

Um die verschiedenen Einflüsse in der Praxis zu zeigen, wurde mithilfe einer vierlagigen Platine, welche exakt auf eine Impedanz von 50 Ω ausgelegt ist, die Einfügedämpfung S21 über einen weiten Frequenzbereich von 300 kHz bis 3 GHz gemessen. Zwei Simulationen mit der Freeware LTSpice und dem Profi Tool EMCoS unterstützen die Betrachtung und zeigen, wie nahe man an die reale Messung mittels E5071C (ENA RF Network Analyzer) anknüpfen kann und welchen Einfluss die Via-Positionierung relativ zueinander hat. Als HF-Steckverbinder kamen MMCX-Typen von Würth Elektronik eiSos zum Einsatz.

Inhalte:

• Schaltplan und Messaufbau
• Platinenlayout im Detail
• LTSpice- und EMCoS-Simulation
• Simulations- & Messergebnisse

Herunterladen: ANP098