

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

Dr. Ing. Heinz Zenkner



1. EINLEITUNG

Diese Reference Design Note beschreibt ein System, das Daten zwischen zwei Punkten über eine zweiadrigige Leitung überträgt. Die Haupteinheit versorgt die Peripherieeinheit über dieselbe zweiadrigige Leitung mit Strom, über die auch die Daten übertragen werden. Diese Methode heißt „Single Pair Ethernet“ mit „Power over Data Lines“.

Insofern ist SPE (Single Pair Ethernet) mit PoE (Power over Ethernet) – PoDL (Power over Data Lines) eine Technologie, die Datenübertragung und Stromversorgung über ein einziges verdrehtes Leiterpaar kombiniert. Single Pair Ethernet (SPE) ist ein neuer Standard für die Ethernet-Kommunikation, der im Gegensatz zum herkömmlichen Ethernet, das in der Regel vier Leiterpaare verwendet, nur ein einziges Leiterpaar nutzt. Dadurch eignet sich SPE für Anwendungen, bei denen Beschränkungen für das Platzangebot und das Gewicht gelten, wie z. B. in der Automobilindustrie, im industriellen Bereich und bei IoT-Geräten (Internet der Dinge).

Power over Ethernet (PoE) ist eine Technologie, die es ermöglicht, neben Daten auch Elektrizität über Ethernet-Kabel zu übertragen. Dadurch werden separate Netzkabel überflüssig, was insbesondere bei Anwendungen wie IP-Kameras, VoIP-Telefonen und drahtlosen Access Points die Installation vereinfacht und Kosten senkt.

Power over Data Lines (PoDL) dehnt das PoE-Konzept auf Single Pair Ethernet (SPE) aus, indem es die Stromversorgung

über das einzelne verdrehte Leiterpaar ermöglicht, das bei SPE-Systemen für die Datenübertragung verwendet wird. Dadurch können über SPE angebundene Geräte über dasselbe Kabel mit Strom versorgt werden, das auch für die Datenkommunikation verwendet wird. Dies vereinfacht die Verkabelungsinfrastruktur weiter und reduziert die Implementierungskomplexität.

2. GRUNDLEGENDE EINRICHTUNG, MERKMALE UND ANFORDERUNGEN EINES SPoE-SYSTEMS

Single Pair mit PoE (oder SPoE, wie es in einigen Quellen abgekürzt wird) unterscheidet sich in der Definition und Implementierung von PoE. Es bietet:

- Eine spezielle Leistungskopplungstechnik, die in einem Zweileiter-Stromkreis verwendet wird
- Eine gleichzeitige Übertragung von Strom und Daten über ein symmetrisches verdrehtes Adernpaar

Die Datenverbindungen werden über ein einzelnes Adernpaar realisiert, das an beiden Enden wechselstromgeköpelt ist, um Erdschleifen zu vermeiden. Während PoE-Systeme Strom im Gleichtaktmodus zu den Daten übertragen, erfolgt die Übertragung von Strom und Daten bei SPoE-Systemen über nur ein Adernpaar.

Abbildung 1 zeigt ein Prinzipschaltbild des SPoE-Systems.




Abbildung 1: Prinzipschaltbild des SPoE-Systems.

Auf der linken Seite des Diagramms in Abbildung 1 sehen wir den Energieversorger (Power Sourcing Equipment, PSE) mit dem PHY. Auf der rechten Seite befinden sich der Stromverbraucher (Powered Device, PD, also die Last) und ein weiterer PHY. Die PHYs stellen die Datenverbindung bereit und das PSE versorgt das PD mit Strom. Die Datenverbindung ist kapazitiv (C1 – C4) und die Stromversorgung induktiv (L1 – L4) entkoppelt. So werden Daten und Strom gleichzeitig über das verdrehte Adernpaar übertragen. Die Schnittstelle ist eine so genannte „medienabhängige Schnittstelle“ („Media Dependent Interface/Port Interface“, MDI/PI).

Die Integration der Stromversorgung in die Datenübertragung erfordert ein robustes, auf Klassifizierung basierendes Stromversorgungsprotokoll, das die Kompatibilität zwischen Energieversorgern (PSE) und Stromverbrauchern (PD) gewährleistet. Das Protokoll sieht eine Reihe von Schritten vor, um Kompatibilität und Sicherheit zu gewährleisten, bevor Strom fließt, um so das Risiko potenzieller Gefahren wie Kurzschlüsse oder offene Stromkreise zu minimieren. Das Protokoll beginnt mit der Erkennungsphase durch das PSE, bei der auf das Vorhandensein angeschlossener PDs im Netzwerk geprüft wird. Anschließend klassifiziert das PSE die PDs und fordert grundlegende Informationen wie Klasse und Typ an. Zusätzlich implementiert das Protokoll mit Unterstützung der PDs eine Kabelwiderstandsmessung (Cable Resistance Measurement, CRM), um die Integrität der Verbindung genauer zu beurteilen. Das Protokoll ist in IEEE 802.3cg (SPoE, 2019) definiert, einer Erweiterung des 802.3bu-Standards (Power over Data Lines, PoDL, 2016). PoDL definiert Protokolle für Erkennungs-, Klassifizierungs- und Einschaltverfahren und gewährleistet so einen standardisierten Ansatz in heterogenen Netzwerkumgebungen. Darüber hinaus erweitert SPoE seine Fähigkeiten um Protokolle mit großer Reichweite –

exemplarisch sei hier 10BASE-T1L genannt –, um auch Streckenlängen von bis zu 1 Kilometer zu überbrücken. Dies eröffnet eine Vielzahl von Anwendungsmöglichkeiten insbesondere in Szenarien, in denen herkömmliche Energieversorgungsmethoden unpraktisch oder ineffizient wären.

Die elektrischen Anforderungen von SPoE sind in den folgenden IEEE-Standards definiert:

- IEEE 802.3cg (10BASE-T1): Bandbreite 0,1 bis 20 MHz, Reichweite bis 1.000 m.
- IEEE 802.3bw (100BASE-T1): Bandbreite 0,3 bis 66 MHz, Reichweite bis 40 m.
- IEEE 802.3bp (1000BASE-T1): Bandbreite 1 bis 600 MHz, Reichweite bis 40 m.

Wie Abbildung 2 zeigt, unterscheiden sich die für SPoE verwendeten Kabel von herkömmlichen Ethernet-Kabeln.

SPoE erfordert Kabel, die in IEC 61156 definiert sind, wo „mehradrige und symmetrische Aderpaare/Viererkabel für die digitale Kommunikation“ beschrieben werden. CAT-6- oder CAT-7-Standardkabel sind selbst in abgeschirmter Ausführung für diesen Zweck nicht geeignet.

Wie bei den Ethernet-Klassen gibt es auch bei SPoE verschiedene Varianten, die in Tabelle 1 aufgeführt sind. IEEE 802.3bu ist ein 2016 vom IEEE verabschiedeter Standard für die Stromversorgung von Geräten über eine Single-Pair-Ethernet-Verbindung. Die Kabel variieren je nach Anwendung. Kabel des Typs A enthalten Massivdrähte für Festinstallationen, Kabel des Typs B hingegen Litzenleiter für flexible oder erschütterungsanfällige Anwendungen.




Abbildung 2: Kabelverlegung bei Standard-Ethernet und SPoE.

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

Seit	IEEE-Normen	Datenrate	Streckenlänge (max.)		Symbolrate	BER	Duplex	PoDL 802.3bu
2019	802.3cg	10 Mb/s	25 m	UTP	12,5 MHz	1×10^{-9}	HD	Nein
			1000 m	STP	7,5 MHz			
2015	802.3bw	100 Mb/s	15 m	UTP	66,6 MHz	1×10^{-10}	FD	Ja
			25 m	STP				
2016	802.3bp	1.000 Mb/s	15 m	Typ A	750 MHz	1×10^{-10}	FD	Ja
			40 m	Typ B				
2020	802.3ch	2.5GBASE-T1	2,5 Gb/s	STP	1,4 GHz	1×10^{-10}	FD	Ja
		5GBASE-T1			2,8 GHz			
		10GBASE-T1			5,6 GHz			

Tabelle 1: Existierende SPE-/SPoE-Varianten und ihre Leistungsmerkmale im Überblick.

BER: Bit Error Rate (Bitfehlerrate), d. h. die Anzahl fehlerhafter Bits pro Zeiteinheit (s). UTP: Unshielded Twisted-Pair (ungeschirmtes verdrehtes Aderpaar). STP: Shielded Twisted Pair (geschirmtes verdrehtes Aderpaar).

SPoE kann in ein gemischtes System mit branchenüblichen Ethernet-Protokollen wie Ethernet/IP, Profinet und EtherCAT integriert werden und gleichzeitig Endgeräte mit Strom versorgen. Abbildung 3 zeigt eine mögliche Konfiguration.

Das PSE testet die Verbindung, bevor es den Strom einschaltet. Dabei wird mithilfe eines 10 mA-Prüfstroms festgestellt, ob der Spannungsabfall innerhalb eines bestimmten Bereichs liegt.

Wenn das PD gefunden wird, wird die Geräteklasse über das SCCP-Protokoll (Serial Communication Classification Protocol) bestimmt. Nachdem die PD-Klasse ermittelt wurde, wird die Leistung erhöht. Je nach System können die Versorgungsspannungen 12 V, 24 V oder 48 V betragen, und die Leistungsklassen reichen von 0,5 W bis 50 W bei einem Maximalstrom von 2 A. Wenn nicht die volle Leistung bereitgestellt wird, liegt die Leistungsaufnahme des PSE kontinuierlich unter 1 mA bei 3,3 V (Ruhemodus). Tabelle 2 zeigt die Parameter der Klassen von SPoE-Systemen.




Abbildung 3: Erweiterung eines bestehenden IT-Systems mit SPoE.

	IEEE 802.3bu										IEEE 802.3cg						Einheit
Klasse	12 V ungeregelt		12 V geregelt		24 V ungeregelt		24 V geregelt		48 V geregelt		24 V			55 V			
Klasse Nr.	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
V _{PSE(max)}	18				36				60		30			58			V
V _{PSE(min)}	6		14,4		12		26		48		20			50			V
I _{p(max)}	101	227	249	471	97	339	215	461	735	1360	92	240	632	231	600	1579	mA
P _{PD(max)}	0,5	1	3	5	1	3	5	10	30	50	1,23	3,2	8,3	7,7	20	52	W
V _{PD(min)}	4,94	4,41	12	10,6	10,3	8,86	23,3	21,7	40,8	36,7	14	14	14	35	35	35	V
Kabel											24	22	18	22	20	16	AWG
Streckenlänge											1000	1000	1000	1000	1000	300	m

Tabelle 2: Physical Layer Parameter der SPoE-Systeme.

3. HARDWARETOPOLOGIE EINES SPOE-SYSTEMS

Abbildung 4 zeigt die Hardwaretopologie eines SPoE-Systems. Auf der linken Seite befindet sich das PSE, auf der rechten Seite das PD und dazwischen der Übertragungsweg, d. h. das Kabel. Die Schnittstellen mit primärem Transientenschutz, CM-Drosseln, Übertrager und sekundärem Transientenschutz zu PHY sind bei PSE und PD identisch.

Strom und Daten werden an der Schnittstelle über eine Stromkopplungsschaltung miteinander verbunden. Der PHY ist über den Datenübertrager T_1 wechselstromgekoppelt. CMC_1 dämpft Gleichtaktstörungen von der Datenleitung zum PHY und umgekehrt. Die Gleichstromleistung des PSE wird auf die differentiellen Datenleitungen gekoppelt und durch CMC_2 entkoppelt. CMC_2 ist eine Doppeldrossel mit Luftspalt. Sie entkoppelt das Datensignal in Richtung PSE Netzteil.

Die Magnetics (T_1 , T_2 , CMC₁, CMC₂) müssen so gewählt werden, dass sie die Anforderungen an Signaldämpfung über der Frequenz, Rückflussdämpfung und Modenumsetzung gemäß IEEE 802.3cg erfüllen. Für den Transientenschutz am Eingang der Schnittstelle, also auf der Primärseite der Übertrager T_1 und T_2 , ist die Bezugsmasse (Erdung) das Gehäuse. Für den Transientenschutz auf der Sekundärseite der Übertrager ist die Bezugsmasse GND_sec. die Masse für den PHY-Schutz.

Konventionelles mehrpaariges Ethernet nach IEEE 802.3 (einschließlich PoE) erfordert eine galvanische Trennung von der Gehäusemasse. Gemäß den Normen IEEE 802.3bu (PoDL) und IEEE 802.3cg (SPoE) müssen PSE/PDs eine Isolierung von mindestens 1 MΩ (bei 5 V ± 20 %) zwischen allen zugänglichen externen Leitern und der Schnittstelle (MDI) gewährleisten. Je nach Anwendung muss das Produkt den einschlägigen Normen wie IEC 61010-1 (Sicherheitsbestimmungen für elektrische Mess-, Steuer-, Regel- und Laborgeräte) oder IEC 62368-1 (Sicherheitsbestimmungen für Einrichtungen der Audio-/Videotechnik, Informations- und Kommunikationstechnik) entsprechen.




Abbildung 4: Allgemeines Blockschaltbild der Schnittstelle des SPoE-Systems.

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

Geräte ohne elektrisch leitende Anschlüsse (mit Ausnahme des Twisted-Pair-Ethernet-MDI) können die Isolationsanforderungen durch Verwendung eines elektrisch nichtleitenden Gehäuses erfüllen.

Für SPoE-Anwendungen, die eine galvanische Trennung vom Gehäuse erfordern, muss eine getrennte Stromversorgung verwendet werden. Die einschlägigen Anforderungen der Sicherheitsnormen, einschließlich der Luft- und Kriechstrecken sowie der Schutzabstände, sind einzuhalten.

4. DAS SPoE-SYSTEM VON WÜRTH ELEKTRONIK

Das Blockschaftbild des Systems ist in Abbildung 5 gezeigt. Das System wird über eine externe Spannungsversorgung am PSE (Anschluss X4, +24 V/ < 80 mA) mit Strom versorgt. Per Definition ist das Stromversorgungssystem nicht galvanisch getrennt. Wenn aufgrund der Anwendung eine galvanische Trennung erforderlich ist, muss diese durch die externe 24 V-Versorgung sichergestellt werden.




Abbildung 5: Blockschaftbild des SPoE-Systems von Würth Elektronik.




Abbildung 6: Spannung und Daten in den Adern der SPE-Kabel.

Die folgenden Geräte können zur Datenkommunikation an PSE und PD angeschlossen werden:

- PSE/X7: 10 Mbit/s Ethernet → PD/X7: 10 Mbit/s Ethernet
- PSE/X1: USB 3.1 → PD/X1: USB 3.1

Die Schnittstellen können in gemischter oder übergreifender Konfiguration gleichzeitig betrieben werden. Zusätzlich kann der Betriebsstatus über PSE/X9 verfolgt werden. X9 ist eine serielle Schnittstelle. Daher sollte zur problemlosen Bedienung ein Wandler vom seriellen auf das USB-Format verwendet werden, der dann an die USB-Schnittstelle eines PCs angeschlossen werden kann. Die Einrichtung wird in Kapitel 6 ausführlicher erklärt.

Der SPE-Übertragungsweg arbeitet mit einer Datenrate von 10 Mbit/s bei einer Amplitude von ca. $2,5 V_{SS}$, die Betriebsspannung auf der Zweidrahtleitung beträgt 20 bis 24 V_{DC}. Die empfohlene maximale Kabellänge beträgt 100 m. Abbildung 6 zeigt Spannung und Datensignal unter Betriebsbedingungen.

5. HARDWAREBESCHREIBUNG

5.1 PSE (Power Sourcing Equipment)

Blockschaltbild und Merkmale des PSE

Die Daten werden von der SPoE-Schnittstelle an den PHY ADIN1100 übertragen. Der PHY konvertiert die Daten und leitet sie an den LAN9355-Ethernet-Switch weiter. Der Ethernet-Multiport-Switch leitet die Daten sowohl an den Ethernet-Port als auch an den LAN7800-Ethernet-USB-Wandler weiter (siehe Abbildung 7).

Die Spannungsversorgung für das PD ist über ein Netzwerk mit der SPoE-Schnittstelle verbunden. Die IEEE 802.3cg-konforme Steuerung der Stromversorgung erfolgt über den LTC4296-Controller und wird vom STM32G03C8T6-Mikrocontroller verwaltet. Die Stromversorgung selbst wird in den LTC4296 eingespeist. Ein DC-DC-Wandler erzeugt aus den +24 V eine Spannung von +3,3 V, um die Onboard-Elektronik des SPE zu versorgen.

Die Eigenschaften des PSE lassen sich wie folgt zusammenfassen:

- Unterstützt Power over Ethernet mit unterschiedlichen Leistungsstufen
- Erkennt und klassifiziert das PD und stellt die korrekte Energiemenge dafür bereit
- PoDL-Klasse 12 bis 30 V/8,3 W
- USB 3.1-Anschluss (stromlos)
- 10/100-Mbit/s-Ethernet-Anschluss
- 10 Mbit/s-SPE-Anschluss
- Datenübertragung zwischen USB 3.1 und 10/100-Mbit/s-Ethernet
- Datenübertragung zwischen USB 3.1 und SPE (10 Mbit/s)
- Datenübertragung zwischen SPE (10 Mbit/s) und 10/100-Mbit/s-Ethernet




Abbildung 7: Blockschaftbild der PSE-Platine.

In Abbildung 8 ist das PSE-Board in der Draufsicht dargestellt. Die SPoE-Schnittstelle befindet sich auf der linken Seite. Der Anschluss kann wahlweise über einen 3-polige Terminalblock (X3) oder einen SPE-Steckverbinder (X2) erfolgen. Der 24 V-Stromversorgungsanschluss (X4) befindet sich unten links im Bild, und die Ethernet- (X7) und USB-Schnittstellen (X1) sind auf der rechten Seite zu erkennen.

Das Bild zeigt auch, dass die Elektronikmasse von der Steckverbinder-/Gehäusemasse getrennt wurde und die Verbindung über zahlreiche Komponenten hergestellt werden kann. Wie bei Gigabit-Ethernet-Ausführungen wurde dieses Konzept gewählt, um je nach Gehäusematerial (Metall/Kunststoff) zwischen verschiedenen Massekonzepten wählen zu können. Die Varianten werden in den folgenden Kapiteln ausführlicher erläutert.




Abbildung 8: Draufsicht der PSE-Platine mit der SPE-Schnittstelle links; die Verbindung kann nach Wahl über einen 3-polige Terminalblock oder einen SPE-Steckverbinder hergestellt werden.

PSE-Schnittstelle zu SPoE

Abbildung 9 zeigt den Schaltplan der SPoE-Schnittstelle auf der PSE-Seite. Auf der Primärseite am Mittelabgriff des Übertragers T1 werden die Kondensatoren C33 und C119 zur galvanischen Trennung verwendet, um zu verhindern, dass Gleichstrom von der angelegten Versorgungsspannung von +24 V durch den Übertrager fließt. Des Weiteren sorgt der Widerstand R42 über die Kondensatoren C42, C116 und C41 für eine Abschlussimpedanz von 100 Ω. Die Schaltung gewährleistet außerdem eine Symmetrierung bei auftretender Asymmetrie der Signalspannung.

Das SPE-Signalspaar kann wahlweise mit Anschluss X2 oder X3 verbunden werden. Der Varistor VAR1 baut Restladungen im Kabel oder in den Kondensatoren ab, wenn das System nicht in Betrieb ist oder das Kabel von der Schnittstelle abgezogen wird. Der Widerstand R19 wird als Alternative zu VAR1, C41 und C116 eingebaut, falls die Elektronikplatine in einem Kunststoffgehäuse installiert werden soll, da in diesem Fall keine stabile Bezugsmasse für eine niederohmige Funktion von VAR1, C41 und C116 vorhanden ist.

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)




Abbildung 9: SPoE-Schnittstelle auf der PSE-Seite.

Die CM-Drossel L1 ist so angeschlossen, dass sie sowohl für die Störungen des Versorgungsgleichstroms als auch für den Differenzsignalstrom eine hohe Impedanz bereitstellt. Hierbei ist zu beachten, dass diese Drossel durch den Versorgungsstrom zum PD vormagnetisiert ist, weswegen eine Drossel mit einem geeigneten Nennstrom auszuwählen ist. L8 und L10 sind zusätzliche Induktivitäten, mit denen die Stromversorgung vom System entkoppelt wird. Dies geschieht zur Verbesserung des Signal-Rausch-Abstands des Ethernet-Signals und aus Gründen der elektromagnetischen Verträglichkeit aufgrund des Systemdesigns. Die CM-Drossel L6 reduziert CM-Störungen, die von der Kabelseite kommen (z. B. Transienten), und dämpft alle hochfrequenten Störungen, die vom PHY und vom Stromversorgungssystem in Richtung des Kabels erzeugt werden. Die Drossel sollte eine möglichst geringe Streuinduktivität aufweisen, um das Signal nicht zu stark zu beeinträchtigen.

Der Schutz vor Transienten ist eine wichtige Aufgabe an der Schnittstelle, da aufgrund der zulässigen Länge der Übertragungsstrecke eine Kopplung transienter Störungen berücksichtigt werden muss. Daher ist auf der Primärseite ein wirksamer Transientenschutz erforderlich, der auch hohe Leistungen absorbieren kann. Dieses Design sieht eine dreistufige Begrenzung der transienten Überspannung vor.

Die erste Stufe wird mit einem symmetrischen Gas-Plasma-Ableiter (D30) realisiert. Der Ableiter begrenzt die Transientenspannung zwischen den Signaladern und der Erde auf ca. 350 V und absorbiert somit den größten Teil der Impulsenergie im Gleichtakt. Die zweite Stufe ist die TVS-Diode D13 mit ihren Steuerelementen D11, D12, D15 und D16. Diese Schaltung sperrt bei ca. 58 V, falls eine Überspannung im Gegentakt zwischen den Signaladern auftritt. Die dritte Stufe wird hinter der Drossel L6 mit den TVS-Dioden D33, D36 und den Dioden D31, D32, D34 und D35 aufgebaut.

Wie die zweite Stufe begrenzt auch diese Stufe bei 58 V (plus Diodendurchlassspannung), jedoch zwischen dem jeweiligen Leiter und Erde, sodass die hinter der Drossel verbleibende Gleichtaktspannung sicher begrenzt werden kann, um den DC-DC-Controller zu schützen, der eine maximale Eingangsspannung von 80 V verträgt. In Richtung des Signalpfads befindet sich das TVS-Diodenarray D17 auf der Sekundärseite des Übertragers T1. Die Bezugsmasse des TVS-Diodenarrays ist der PHY IC9, mit dem die Signaleingänge bei transienten Gleichtaktspannungen von > 4,5 V geschützt werden.

Worin besteht der Zweck der zusätzlich zu den TVS-Dioden vorhandenen Dioden? TVS-Dioden im Hochleistungsbereich haben eine hohe parasitäre Kapazität. Sie liegt beispielsweise bei der bidirektionalen TVS-Diode D13 (WE-TVSP [824541361](#)) bei ca. 700 pF bei 24 V. Diese kapazitive Last ist für das Signal zu hoch. Daher werden die Fast-Recovery-Dioden D11, D12, D15, D16 (S1B-13-F), die eine parasitäre Kapazität von nur 10 pF haben, eingesetzt, um die gesamte kapazitive Last im Differential Mode auf < 10 pF zu reduzieren. Wie bereits erwähnt, hat die hier verwendete TVS-Diode eine Durchbruchspannung von 42 V und eine Klemmspannung von 58 V. Beim Auftreten einer transienten Überspannung muss die doppelte Durchlassspannung V_F der Dioden hinzuaddiert werden.

An dieser Stelle sei noch einmal darauf hingewiesen, dass es sich hierbei um einen differenziellen Schutz von Leitungen zu Leitung handelt. Die meisten transienten Störungen treten im Gleichtakt auf. Daher wurde mit D33 und D36 ein zusätzlicher Schutz implementiert, der die Gleichtakttransienten begrenzt. Der Klemmkreis besteht aus den TVS-Dioden D33, D36 (WE-TVSP [824541361](#)) und den Dioden D31, D32, D34 und D35 (SID-13-F). Die Dioden reduzieren wiederum die parasitäre Kapazität als serielle Komponenten, die Leitungskapazität beträgt ca. 10 pF, was vernachlässigbar ist.

Auf der Primärseite des Übertragers T1 sind alle Schaltkreise direkt mit der Schirmungserde (z. B. Gehäuse) verbunden, um eine niedrige Störimpedanz für einen niedrigen Spannungsoffset zu erreichen. Ein zu hoher Offset könnte die ordnungsgemäße Funktion des Klemmvorgangs beeinträchtigen.

Abbildung 10 zeigt das Platinenlayout der SPoE-Schnittstelle auf der PSE-Seite. X2 und X3 sind die Anschlüsse für das Signal-/Stromversorgungskabel. Der Transientenschutz wurde auf der Unterseite der Platine angebracht, um die Länge der Leiterbahnen zu den Dioden zu minimieren. Anschließend werden die induktiven Komponenten L6, T1 und L8/L10 positioniert. In diesem Bereich der Platine wurde keine Füllmasse verwendet, um die kapazitive Kopplung zu minimieren und somit eine bessere Filterwirkung zu erzielen.




Abbildung 10: Layout der SPoE-Schnittstelle auf der PSE-Seite.

PSE-Controller und Stromversorgung

Auf der PSE-Seite wird die Stromversorgung für das System am Anschluss X4 zugeführt (Abbildung 11). Der nachfolgende Transientenschutz mit D1 begrenzt die Überspannung im Differentialmodus auf 33 V, D22 und D29 klemmen transiente Spannungen über 28 V_{in} im Common Mode. Die drei Kondensatoren vor und hinter der CM-Drossel L13 bilden mit der Drossel ein π -Filter, um hochfrequente Störungen in beide Richtungen – vom PSE-Board zum Stromversorgungsanschluss und vom Stromversorgungsanschluss zum Board – zu dämpfen.

Die Schaltung mit dem MOSFET T11 und IC6 ersetzt eine Schottky-Diode, bietet jedoch den Vorteil, dass praktisch kein Spannungsabfall entsteht. Der IC steuert den Spannungsabfall in Durchlassrichtung über den MOSFET, um eine konstante Stromabgabe ohne Oszillation auch bei geringen Lasten zu gewährleisten. Wenn eine Stromquelle ausfällt oder kurzgeschlossen wird, minimiert eine schnelle Abschaltung die Rückstromtransienten. Aufgrund des großzügigen Betriebsspannungsbereichs kann die Schaltung auch eine invertierte Eingangsspannung von bis zu 80 V überstehen. Wenn die Schaltung aus anwendungstechnischen Gründen nicht benötigt wird, kann sie komplett weggelassen werden; in diesem Fall kann eine Drahtbrücke an T11 von Source zu Drain eingesetzt werden.

Der LTC4296-1 (IC4) ist ein IEEE 802.3cg-konformer Power-over-Ethernet-Controller (SPoE) mit einer PSE-Stromversorgungseinheit und fünf Kanälen.

Der Controller ist für den Einsatz mit 802.3cg-Stromverbrauchern (Powered Devices, PDs) ausgelegt. Bei dem vorliegenden Design wird nur einer der fünf Kanäle benötigt. Der High-Side-Schutz mit MOSFET T2 und analoger Strombegrenzung ermöglicht ein geregeltes Einschalten und implementiert einen Kurzschlusschutz, der über RSHO abgegriffen wird. Der Low-Side-Schutz mit T7 und über RSL0 sichert den negativen Ausgang gegen Rückspeisefehler und Erdungsfehler ab. Die PD-Klassifizierung über das SCCP-Protokoll (Serial Communication Classification Protocol) stellt sicher, dass nur dann die volle Betriebsspannung an das Kabel angelegt wird, wenn ein PD vorhanden ist. Der Pin SWO schaltet den Port-Power-Snubber über T5 während der Erkennung und Klassifizierung aus. Der Controller wird per SPI mit dem Mikrocontroller gesteuert. T3/T8 und T6 werden über den Mikrocontroller geschaltet und für die SCCP-Steuerung verwendet.





Abbildung 11: Prinzipschaltbild von Stromversorgung und PSE-Steuerung.

Der Kondensator C34 und der Widerstand R13 stellen eine definierte Impedanz dar, wenn der Snubber C35/R14 über T5 ausgeschaltet ist. Dadurch werden Resonanzen und Überschwinger bei Lastsprüngen minimiert. Die Diode D10 schützt die Schaltung bei erzwungenen Sperrspannungen. Das π -Filter mit C110, FB10 und C111 dämpft hochfrequente Störsignale insbesondere im Bereich von 10 MHz und höher. FB10 (WE-CBF **742792031**) ist ein SMT-Ferrit mit einer breitbandigen Impedanzkurve.

Da nur einer der fünf verfügbaren Kanäle verwendet wird, müssen die vier ungenutzten Kanäle, wie in Abbildung 12 gezeigt, verdrahtet und ebenfalls an Stromversorgung und V_{PSE}/L_{SNS} angeschlossen werden. Diese Konfiguration ist für die Funktion des Controllers unerlässlich. Die Strommesswiderstände R_{SHx}/R_{SLx} müssen über so genannte „Kelvin-Sense“-Verbindungen geführt werden, wie in Abbildung 12 auf der rechten Seite dargestellt. Das Ziel besteht darin, die angegebene Genauigkeit des Stromschwellenwerts zu erreichen.






Abbildung 13: Schaltpläne von Mikrocontroller, Reset-Schaltung und DC-DC-Wandler (+24 V auf +3,3 V).

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

Kehren wir zum +24 V-Eingang des Systems zurück. Das Modul verfügt sowohl über eine Schirmerdung (SGND) als auch eine Betriebserde (GND). Das π -Filter bezieht sich auf

SGND, die Elektronik hinter dem Filter auf GND, wie in Abbildung 14 dargestellt. Der Schaltkreis bietet die Platzierungsoptionen R19 bis R23 zwischen SGND und GND.




Abbildung 14: +24-V-Eingang des Systems mit SGND-GND-Anschlüssen.

Je nach Gehäuse und Erdungssystem kann das EMV-Verhalten des Systems durch Einsatz verschiedener Komponentenvarianten angepasst werden. Die Komponentenpositionen R19 bis R23 können mit 0 Ω -Widerständen überbrückt werden, sodass SGND dasselbe Bezugspotenzial wie GND hat.

Es ist jedoch auch möglich, R19 bis R23 durch SMT-Ferrite zu ersetzen und so z. B. in einem Metallgehäuse die Gehäusemasse mit SGND zu verbinden, aber den GND der Elektronik bei hohen Frequenzen ggf. zu isolieren und Störungen zu reduzieren. Der Hauptzweck dieser Komponenten im hier gezeigten Referenzdesign besteht darin, die Schirmungseigenschaften von Kabeln und Aufbauvarianten während der EMV-Prüfungen zu testen.

Ethernet-PHY auf der PSE-Seite

Der ADIN1100 ist ein 10BASE-T1L-Transceiver für Ethernet-Industrieanwendungen (Abbildung 15). Der Controller ist kompatibel zum Ethernet-Standard IEEE 802.3cg-2019 für Single-Pair-Ethernet (SPE) mit hoher Reichweite bei 10 Mbit/s. Der ADIN1100 unterstützt Streckenlängen von bis zu 1700 Metern bei aktivierter Auto-Negotiation.

Der PHY-Kern unterstützt die 1,0 V_{pp}- und 2,4 V_{pp}-Betriebsmodi, die im IEEE 802.3cg-Standard definiert sind. Der jeweilige Spannungsmodus wird durch die LED D23 (gelb) angezeigt. Die MDIO-Schnittstelle ist eine serielle 2-Draht-Schnittstelle für die Kommunikation mit einem Mikrocontroller. Der Interrupt-Pin des ADIN-Controllers wurde zusätzlich an X6 angeschlossen, um die Möglichkeit zum Anschluss eines externen Debuggers zu erhalten. Die Hardwarekonfiguration des PHY erfolgt über den DIP-Schalter S1. Aufschaltung/Aktivität wird über LED D24 (grün) angezeigt.




Abbildung 15: Prinzipschaltbild des Ethernet-PHY auf der PSE-Seite.

LAN-Switch und Ethernet-Anschluss

Der LAN9355-Controller wird hier verwendet, um die vom PHY ADIN1100 kommenden Daten an einen 10/100-Mbit/s-Ethernet-Anschluss und über einen Ethernet/USB-Controller (LAN7800) an eine USB 3.1-Schnittstelle weiterzuleiten. Abbildung 16 zeigt den Schaltplan. Der LAN9355 ist ein 10/100-Ethernet-Switch mit drei Anschlüssen für eingebettete Anwendungen. Der Controller umfasst alle Funktionen eines 10/100-Switch-Systems, einschließlich Schaltanordnung, Paketpuffer, Puffermanager, Medienzugriffssteuerungen (MACs), PHY-Transceiver und serielles Management. Alle drei Ports sind vollständig mit dem IEEE 802.3-Standard kompatibel, und alle internen MACs und PHYs unterstützen den Voll- bzw. Halbduplexbetrieb von 10BASE-T und 100BASE-TX. Die integrierten I²C- und SMI-Slave-Controller ermöglichen ein vollständiges serielles Management des Controllers über die integrierte I²C- bzw. MII-Schnittstelle.

Der Controller verfügt über vier Stromversorgungsanschlüsse, welche jeweils separat gefiltert sind (FB2, FB4, FB6, FB5). Die grünen LEDs D27 und D28 zeigen Datenverkehr bzw. eine aktive Verbindung an. Die Ethernet-Schnittstelle verfügt mit dem TVS-Diodenarray D26, das sich zwischen dem LAN-Übertrager und dem Ethernet-Controller befindet, über einen Transientenschutz.

Die Aufgabe besteht hierbei darin, die transiente Überspannung zu begrenzen, die durch das Kabel übertragen wird und auf der Sekundärseite des Übertragers im Gleichtakt gegen die Erde des Controllers auftritt. Die Widerstände R77 bis R81 sind 50 Ω -Abschlüsse, auf den Signalleitungen 2 $\times$ 50 Ω differentiell gegen Masse über die Kondensatoren C112, C113 und C126. Gleichzeitig wird eine über R162/C112/C113/C126 entkoppelte Gleichspannung über die Widerstände eingespeist, um die Ausgangstreiber des Controllers im „current mode“ zu betreiben.




Abbildung 16: Prinzipschaltbild des LAN-Switchs und des Ethernet-Anschlusses auf der PSE-Seite.

Abbildung 17 zeigt den Aufbau der Ethernet-Schnittstelle. Die Kondensatoren C85 bis C89 (Nummer 3) sind optional, um hochfrequente Störungen zu reduzieren, die über das Ethernet-Kabel abgegeben werden könnten. Der Ethernet-Anschlussblock X7 enthält die Übertrager sowie die CM-Drosseln und die Bob-Smith-Schaltung. Wie bereits im vorherigen Kapitel erläutert, kann das Erdungssystem über die Komponentenpositionen C90 bis C95 (Nummer 4) konfiguriert werden.

Die Abschlusswiderstände und die EMV-Kondensatoren (Nummern 2 und 3) sind auf der Unterseite angebracht, um parasitäre Impedanzen weitestgehend zu reduzieren. Das TVS-Diodenarray D26 ist zur optimierten Wirkung direkt in den Signalpfad geschaltet. Da D26 die Eingänge des Controllers schützt, muss die Bezugsmasse identisch mit der Masse des Controllers sein.

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)



Der verwendete LAN7800 (IC1) ist ein leistungsstarker Gigabit-Ethernet-USB 3.1-Controller mit integriertem Ethernet-PHY. Für die Onboard-Software wurde ein externes 4-kbit-EEPROM angeschlossen. Der Schaltplan ist in Abbildung 18 dargestellt.

USB TYPE-C Port

PSU part

Signal part

Option (skip magnetic)

Bob-Smith termination

Optional for EMC

To LAN switch 9355

IC3: 4 kBit-EEPROM for Onboard-Software

Abbildung 18: Prinzipschaltbild der USB 3.1-Ethernet-Brücke auf der PSE-Seite.

Zur Aufrechterhaltung der Signalintegrität wurde zwischen dem Ethernet-Anschluss des LAN7800 und dem LAN-Switch ein Übertragermodul (X8) zur Anpassung eingefügt. Auf der Primärseite des Übertragermoduls in Richtung LAN7800 ist die Bob-Smith-Terminierung enthalten, während auf der Sekundärseite 50 Ω -Widerstände implementiert sind, um die erforderliche Systemimpedanz zu erzielen.

Die Kondensatoren C114 und C115 verbinden die Widerstände HF-technisch mit der Bezugsmasse. Die Verbindung mit der Versorgungsspannung über den SMT-Ferrit FB8 versorgt den Ein-/Ausgang des LAN-Switchs, der hier im Current-Mode betrieben wird. Eine ausführliche Beschreibung der USB 3.1-Ethernet-Brücke finden Sie in der Design Note [RD016](#) auf der WE-Website.

Die USB 3.1-Schnittstelle ist entscheidend für die Störfestigkeit gegenüber schnellen Transienten wie ESD oder Burst. Aus diesem Grund müssen beim Design mehrere Punkte berücksichtigt werden, die im Folgenden erläutert werden (siehe Abbildung 19).

Der Spannungsversorgungsanschluss wird hier nicht benötigt, weswegen die „V_{BUS}“-Pins des Steckverbinders frei bleiben. Der Transientenschutz wird direkt am Anschlussstecker realisiert, die Bezugsmasse für die TVS-Dioden D2 bis D4 ist die Masse des Steckers und des Gehäuses, d. h. der Fußboden im Raum in Bezug auf die ESD-Störquelle.

Die Befestigungen H1 bis H4 der Platine müssen mit Schrauben mit geringer Impedanz zum Gehäuse erfolgen. Die Widerstände R19 bis R23 sind Platzhalter; bei Verwendung eines Metallgehäuses können Kondensatoren mit 10 nF/200 V verwendet werden; bei Verwendung eines Kunststoffgehäuses sollten dagegen 0 Ω -Widerstände eingelötet werden. Je nach Massekonzept des Gesamtgeräts kann es auch notwendig sein, einen SMT-Varistor an Stellen einzusetzen, an denen die Bezugsmasse z. B. durch Störelektronik ein hohes Störpotential aufweist.

Dies ist auch der Grund, warum der Widerstand R1 (330 Ω) nicht verwendet wird, wenn ein Metallgehäuse zum Einsatz kommt und die Filterung der GND-Leitung im USB-Kabel über FB13 und C19 erfolgt. Auch hier fungiert das Gehäuse als Bezugserde für C19.

GND to SGND connection





Abbildung 19: Prinzipschaltbild der USB 3.1-Schnittstelle auf der PSE-Seite.

Abbildung 20 zeigt den Aufbau der USB 3.1-Schnittstelle. Die Komponenten werden im Signalfloss so angeordnet, dass eine möglichst geringe parasitäre Kopplung erreicht wird. Die Leiterbahnen werden direkt über die TVS-Dioden geführt, um

parasitäre Induktivitäten zwischen der Masseverbindung der TVS-Dioden und der Gehäusemasse (SGND) zu minimieren. Die Leiterbahnen müssen die symmetrische Systemimpedanz von 90 Ω erfüllen.




Abbildung 20: Überlegungen zur Gestaltung der USB 3.1-Schnittstelle.

5.2 PD (Power Device)

Blockschaltbild und Merkmale des PD

Der Signalfluss auf der PD-Seite ist mit dem der PSE-Seite identisch. Wie Abbildung 21 zeigt, werden die vom PSE kommenden Daten von der SPoE-Schnittstelle an den PHY ADIN1100 übertragen. Der PHY konvertiert die Daten dann und leitet sie an den LAN9355-Ethernet-Switch weiter.

Die Eigenschaften des PD lassen sich wie folgt zusammenfassen:

Daraufhin leitet der Ethernet-Multiport-Switch die Daten sowohl an den Ethernet-Port als auch an den LAN7800-Ethernet-USB-Wandler weiter.

Die Stromversorgung, die über ein Kabel vom PSE bereitgestellt wird, ist mit dem SPoE-PD-Controller LTC9111 gekoppelt. Der IEEE 802.3cg-konforme Controller erledigt die SCCP-basierte Klassifizierung. Ein DC-DC-Wandler erzeugt aus den +24 V eine Spannung von 3,3 V, um die Onboard-Elektronik des PD zu versorgen.

- Betriebsspannung: 24 V, Leistungsklassifizierung über SCCP-Protokoll
- USB 3.1-Anschluss, eigenversorgtes Gerät (kein Strom am Anschluss)




Abbildung 21: Blockschaltbild der PD-Platine.

- 10/100-Mbit/s-Ethernet-Anschluss
- 10 Mbit/s-SPE-Anschluss
- Datenübertragung zwischen USB 3.1 und 10/100-Mbit/s-Ethernet
- Datenübertragung zwischen USB 3.1 und SPE (10 Mbit/s)
- Datenübertragung zwischen SPE (10 Mbit/s) und 10/100-Mbit/s-Ethernet

In Abbildung 22 ist die PD-Platine in der Draufsicht dargestellt. Die SPoE-Schnittstelle befindet sich auf der linken Seite. Der Anschluss kann wahlweise über eine 3-polige Steckklemme oder einen SPE-Steckverbinder erfolgen. Die Ethernet- und USB-Schnittstellen befinden sich auf der rechten Seite.




Abbildung 22: Draufsicht der PD-Platine.


REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

PD-Schnittstelle zu SPoE

Abbildung 23 zeigt die SPoE-Schnittstelle des PD, die prinzipiell identisch mit der PSE-Schnittstelle ist.

Der einzige Unterschied besteht darin, dass das PD das Signal von der Stromversorgung trennt, im Gegensatz zum PSE, bei dem die beiden Komponenten Signal und Stromversorgung „gemischt“ vorliegen.



- | | | |
|--|---|---|
| 1 CM inductor
<ul style="list-style-type: none"> No current compensation Signal attenuation (blocking) | 4 Transient protection towards PHY | 7 Differential Mode |
| 2 Signal and DC-current harmonics -noise attenuation | 5 Primary side: Center tapping, C33/C38 DC-block | 8 Primary transient voltage limitation |
| 3 Common Mode transient protection | 6 CM inductor
<ul style="list-style-type: none"> Signal: No attenuation, current DC-supply: Current compensated | |

Abbildung 23: SPoE-Schnittstelle auf der PD-Seite.

SPoE-PD-Controller und Stromversorgung

Der im Filter entkoppelte Betriebsstrom wird mit dem SPoE-Controller LTC9111 in das Stromnetz eingespeist. Die Schaltung ist in Abbildung 24 zu sehen.

Die Schottky-Dioden D1 und D6 sorgen für eine „Korrektur“ der Gleichstompolarität. Der MOSFET T2 trennt während der SCCP-Klassifizierung den Ausgang vom Eingang. IC2 ist der DC-DC-Abwärtswandler mit Spread Spectrum, der bereits in Kapitel 5.1 über das SPE erläutert wurde.

Die im Schaltplan rot umrandeten Filter entkoppeln den Stromkreis bei hohen Frequenzen und reduzieren so die EMV-Störungen, die durch den Controller und die nachgeschaltete Elektronik verursacht werden. Die Einstufung der PD-Klasse erfolgt über die Pins 4, 5 und 10 am Controller; die Tabelle in Abbildung 24 zeigt die entsprechende PD-Klasse.

— EMC - filters
— PD class classification

Classification, LTC9111

PD CLASS	CLASS V	CLASS C
10	GND	GND
11	GND	FLOAT
12	GND	STBY
13	STBY	GND
14	STBY	FLOAT
15	STBY	STBY




Abbildung 24: PoE-PD-Stromversorgung mit Controller LTC9111.




Abbildung 25: Ausschnitt auf der linken Seite der in Abbildung 24 gezeigten Schaltung.

Abbildung 25 zeigt einen Ausschnitt der in Abbildung 24 dargestellten Schaltung. Die MOSFETs T6 und T7 sind für die Gleichrichtung der Low-Side-Leistung zuständig, SNS1 und SNS2 für die Erkennung der Anschlussspannung vor der Leistungsgleichrichtung für SCCP und die Spannungsschwellenwerte des aktuellen Zustandes. T3 und T5 werden für die SCCP-Signalisierung verwendet. R3 ist der Drahtanschluss zur Dämpfung von Resonanzen, C2 blockiert Gleichstrom. C1 implementiert eine zusätzliche Wechselstrom-Welligkeitsdämpfung, und R9 bildet in Kombination mit C32 einen Snubber zur Dämpfung der Resonanz mit der differentiellen Induktivität des Leistungskopplungsnetzwerks. Die Gesamtkapazität (C1 und C32) sollte mehr als 150 nF betragen, da eine zu geringe Kapazität Resonanzen mit den parasitären Induktivitäten des Systems (Magnetspulen, Drähte/Kabel) erzeugt.

REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)

Die nächste Abbildung (Abbildung 26) zeigt die rechte Seite der in Abbildung 24 dargestellten Schaltung.




Abbildung 26: Ausschnitt der rechten Seite des Schaltbilds in Abbildung 24

FB10 und C96/C97 bilden das bereits erwähnte EMV-Filter, mit dem die Wechselstromdynamik gedämpft, große Transientenlaständerungen ausgeglichen und Schwankungen in der Energieversorgung durch das PSE gepuffert werden.

R13 mit C35 wurden als Bypass-Filter eingesetzt. R10 bildet mit C34 einen Tiefpass für eine sanftere Umschaltung des Gates von MOSFET T2.

Ethernet-PHY auf der PD-Seite

Der ADIN1100-Controller wurde bereits in Kapitel 5.1 über das PSE beschrieben, und den Schaltplan für die PD-Seite zeigt Abbildung 27.

Hier folgen noch einige zusätzliche Anmerkungen zum Schaltplan. Wie die meisten hochintegrierten Controller verfügt auch dieser über mehrere Versorgungsanschlüsse. Diese sollten einzeln abgeblockt oder mit Kondensatoren gepuffert werden, die sich so nah wie möglich an den Pins befinden. Außerdem sollte, wie hier bei FB1, die IC-Versorgung über eine Induktivität (SMT-Ferrit, RFI-Induktivität) vom Spannungssystem entkoppelt werden, damit vom Controller generierte Störsignale von anderen Schaltkreisen ferngehalten werden. Welche Induktivität hier am besten geeignet ist, wird ausführlich in der Application Note [ANP 129](#) erläutert, die von der WE-Website heruntergeladen werden kann.

1 Noise decoupling of the analogue voltage AVDD_H and AVDD_L




Abbildung 27: Prinzipschaltbild des Ethernet-PHY auf der PD-Seite.

Abbildung 28 zeigt die Einstellungen für die Hardwarekonfiguration über die Schalter auf S1.

Schalterposition	Schaltername	Position	Beschreibung
1	MEDIA_CNV	Aus	Medienkonverter (nur für den RMII-Schnittstellenmodus; wird auf diesem Board nicht verwendet)
2	MACIF_SEL1	An	Auswahl MAC-Schnittstelle 1
3	SWPD_N	An	Softwareabschaltung
4	MACIF_SELO	An	Auswahl MAC-Schnittstelle 0
5	TX2P4_DIS	Aus	Sendeamplitude 2,4 V deaktivieren (dieser Schalter muss immer eingeschaltet sein, wenn AVDD_H = 1,8 V)
6	MS_SEL	Aus	Auswahl Master/ Slave (wird als Voreinstellung für Auto-Negotiation verwendet)
7	PHYAD_0	Aus	PHY-Adresse 0 für Verwaltungsschnittstelle (MDIO)
8	PHYAD_1	Aus	PHY-Adresse 1 für Verwaltungsschnittstelle (MDIO)




Abbildung 28: Einstellungsoptionen für die Hardwarekonfiguration über S1.

In Bezug auf das Layout sollten im Bereich des 25 MHz-Quarzes kurze und symmetrische 50 Ω -Leiterbahnen verwendet werden, wie in Abbildung 29 gezeigt.




Abbildung 29: Layout im Bereich um den Quarz des ASIN1100.

Der Bereich um den Quarz und die Entkopplungskondensatoren sollte als Massefläche ausgeführt werden, die dann mehrfach zur Masselage

durchkontaktiert werden, um floatende Potenziale zu vermeiden.

LAN-Switch und Ethernet-Anschluss auf der PD-Seite

Die Schaltpläne sind identisch mit denen des PSE, aber erlauben Sie uns, noch ein paar Worte zum Stromversorgungskreis um den Switch zu verlieren. Der LAN-Switch LAN9355 verfügt über zwei interne Spannungsregler:

- Zentraler Spannungsregler für die digitale Hauptkernlogik, die E/A-Pads, die digitale Logik des PHY und dessen Analogbereiche
- Regler für den internen Oszillator

Die internen DC-DC-Controller können über den REG_EN-Pin (7) aktiviert werden. Dementsprechend wird eine Spannung von 1,2 V an die Ausgänge VDDCR (6) und OSCVDD12 (3) angelegt (Abbildung 30).

Ferner gibt es fünf verschiedene Spannungsversorgungsabschnitte, die angeschlossen und voneinander entkoppelt werden müssen. Eine Übersicht über die Stromversorgungsanschlüsse finden Sie in Abbildung 31.




Abbildung 30: 25 MHz-Quarzoszillator des LAN-Switchs LAN9355.

FB2, 4, 5, 6: WE-CBF 742792031

1 To back up voltage drops and buffer transients from the PoDL cable supply (from PSE)




Abbildung 31: Stromversorgungsanschlüsse des LAN-Switches LAN9355.

Der LAN-Switch verfügt außerdem über einen 25 MHz-Quarz, dessen Bestückungsfläche sorgfältig konzipiert werden muss (Abbildung 31). Ziehen Sie auch die hier vorhandene Beschreibung des Ethernet-PHY ADIN1100 zurate. Die Regeln für die Komponentenauswahl sind dieselben wie im Kapitel über den Ethernet-PHY ADIN1100.

In Bezug auf den Ethernet-Port (Abbildung 32) sind auch die Kondensatoren C85 bis C88 zur HF-Dämpfung (Nummer 4) vorgesehen, genau wie im Schaltplan zum PSE. Die Kondensatoren C126, C45, C52 und C89 (Nummer 2) blockieren die HF-Signale gegen Masse, um einen sauberen

Strom für die Current-Mode-Lastwiderstände (Nummer 3) zu liefern.

R164 (Nummer 1) sollte ein 0 Ω -Widerstand sein, da sonst im Falle eines Ferrits an der internen Gleichspannung des Controllers EMV-Probleme auftreten werden. R77 bis R80 (Nummer 3) dienen zum einen der Stromversorgung der Push-Pull-Treiber im LAN9355, zum anderen der entsprechenden Impedanzterminierung von 50 Ω , d. h. $2 \times 50 \Omega$ symmetrisch gegen Masse. Dementsprechend müssen auch die Ethernet-Leiterbahnen symmetrisch mit einer Impedanz von $2 \times 50 \Omega$ gegen Masse, d. h. 100 Ω zueinander, ausgelegt werden.




Abbildung 32: Ethernet-Anschluss des PD mit LAN-Switch LAN9355.

Ethernet-USB 3.1-Brücke auf der PD-Seite

Der Abschnitt ist identisch mit dem des SPE, und auch die Bauteilbezeichnungen wurden übernommen, sodass hier auf

den entsprechenden Abschnitt des Dokuments zum PSE verwiesen werden kann. Zur Veranschaulichung ist das Schema der Ethernet-USB 3.1-Brücke in Abbildung 33 abgebildet.




Abbildung 33: Prinzipschaltbild der Ethernet-USB 3.1-Brücke auf der PD-Seite.

Für die Anordnung, die sich geringfügig vom PSE unterscheidet, sind einige Hinweise zur GND-/SGND-Konfiguration zu geben. Wie in Abbildung 34 gezeigt, kann das Schirmkonzept in Abhängigkeit vom Gehäuse konfiguriert werden. Bei einem Kunststoffgehäuse sollten R19 und C19 0 Ω -Widerstände sein, und C108 und VAR2 können

offenbleiben. Bei einem Metallgehäuse sollte R1 ebenfalls nicht eingesetzt werden, während R19, VAR2 und C19 wie im Schaltplan gezeigt platziert werden sollten. Letztendlich hängen die Bestückungsvarianten vom Gesamtsystem ab und müssen im EMV-Labor mit dem Gesamtprodukt getestet werden.




Abbildung 34: Anordnung der USB 3.1-Schnittstelle auf der PD-Seite.

6. BESCHREIBUNG VON INSTALLATION UND KONFIGURATION



6.1 Vorzubereitende Teile

- 1 x PSE-Platine
- 1 x PD-Platine
- 1 x Adapter von USB auf seriell, mit Kabel
- 1 x WLAN-Router
- 1 x PC/NB
- 1 x LAN-/Ethernet-Kabel
- 1 x Kabel USB 3.2 Typ C auf Typ A

6.2 WLAN-Router einrichten und mit dem Internet verbinden

6.3 PSE-Platine einrichten


1. Verbinden Sie die Spannungsversorgung +24 V mit X4.
2. Schließen Sie die PSE-Platine über das LAN-Kabel an den Router an.
3. Verbinden Sie den USB-Seriell-Adapter mit Kabel mit X9.




6.4 Serielles Terminal auf dem PC einrichten

1. Verwenden Sie Tera Term oder ein ähnliches Terminalprogramm.


<https://teratermproject.github.io/index-en.html>




2. Nachdem Sie Tera Term geöffnet haben, wählen Sie den COM-Port „USB-SERIAL“ aus und klicken dann auf „OK“.




3. Wählen Sie „Setup“ und dann „Serial port“ aus.




4. Wählen Sie unter „Speed“ den Eintrag „115200“ aus und klicken Sie dann auf „New setting“.



5. Wählen Sie „Setup“ und „Terminal“ aus.




6. Wählen Sie unter „Receive“ den Eintrag „AUTO“ aus und klicken Sie auf „OK“.



6.5 PSE-Platine einschalten (+24 V)


Wenn alle Einstellungen korrekt sind, gibt das Terminal den Status wie nachstehend abgebildet aus. Die Meldung zeigt an, dass das PSE im SCCP-Modus arbeitet und kein PD-Gerät angeschlossen ist.



```
COM3 - Tera Term VT
File Edit Setup Control Window Help
Program started
Now port is in Disable state
Main Task SCCP Mode
Cannot detect the valid signature, do sccp classification
PD NOT present
Cannot detect the valid signature, do sccp classification
PD NOT present
```

6.6 PD-Platine mit dem PSE verbinden



1. Verbinden Sie X2 beider Platinen über ein SPE-Kabel.
Alternativ:
2. Verbinden Sie X3 beider Platinen über ein dreiadriges Kabel, wie in der Abbildung unten dargestellt.



REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)


3. Wenn die +24 V-Stromversorgung der PSE-Platine korrekt an die PD-Platine angelegt wird, leuchtet die LED D20 (PRTPWRO) auf der PSE-Platine (linke Abbildung) und die LED D5 (+3,3 V) auf der PD-Platine (rechte Abbildung).



Im Terminalprogramm erscheint dann der Status wie in der folgenden Abbildung gezeigt.


```
COM3 - Tera Term VT
File Edit Setup Control Window Help
Program started
Now port is in Disable state
Main Task SCCP Mode
Cannot detect the valid signature, do sccp classification
PD NOT present
Cannot detect the valid signature, do sccp classification
PD NOT present
Cannot detect the valid signature, do sccp classification
Byte 0 read
Byte 1 read
Byte 2 read
PD present
scratchpad = 0xC003, class = 0x0003 CRC = 0xF9
PSE class = 12, PD class = 12
Compatible = 1
PSE and PD have compatible class
Complete power up port
IEEE-802.3cg Classification Done
```

Wenn die Kommunikation zwischen PSE und PD funktioniert, blinken die LEDs D24 beider Platinen.




6.7 PD-Platine mit dem PC verbinden


- Per LAN-Kabel
 1. Verbinden Sie die PD-Platine über ein LAN-Kabel mit dem PC.



2. Überprüfen Sie, ob der PC die IP-Adresse vom Router abrufen kann.




- Per USB-C-Kabel
 1. Schließen Sie ein Kabel, das USB 3.2 Typ C auf USB 3.2 Typ A umsetzt, zwischen PD-Platine und PC an.




REFERENZDESIGN

RD041 | Design eines Single-Pair-Ethernet-Systems mit Power over Data Lines (SPoE)


2. Öffnen Sie auf dem PC den Geräte-Manager, um sich zu vergewissern, dass die PD-Platine angeschlossen ist und ordnungsgemäß funktioniert.



3. Öffnen Sie „Netzwerkverbindungen“ und stellen Sie sicher, dass der PC mit „LAN7800 USB 3.0 to Ethernet 10/100/1000 Adapter“ verbunden ist.




4. Überprüfen Sie, ob der PC eine IP-Adresse vom Router abrufen kann.



5. Öffnen Sie einen beliebigen Internetbrowser und überprüfen Sie, ob die Internetverbindung funktioniert.

6.8 Hardwarekonfigurationen von PSE und PD

Integrierter DIP-Schalter für die Hardwarekonfiguration bei PSE und PD (S1)



Schalterposition	Schaltername	Position	Beschreibung
1	MEDIA_CNV	Aus	Medienkonverter (nur für den RMII-Schnittstellenmodus; wird auf diesem Board nicht verwendet)
2	MACIF_SEL1	An	Auswahl MAC-Schnittstelle 1
3	SWPD_N	An	Softwareabschaltung
4	MACIF_SELO	An	Auswahl MAC-Schnittstelle 0
5	TX2P4_DIS	Aus	Sendeamplitude 2,4 V deaktivieren (dieser Schalter muss immer eingeschaltet sein, wenn AVDD_H = 1,8 V)
6	MS_SEL	Aus	Auswahl Master/ Slave (wird als Voreinstellung für Auto-Negotiation verwendet)
7	PHYAD_0	Aus	PHY-Adresse 0 für Verwaltungsschnittstelle (MDIO)
8	PHYAD_1	Aus	PHY-Adresse 1 für Verwaltungsschnittstelle (MDIO)

Status der PSE-LEDs

Name	Bezeichnung	Farbe	Beschreibung
Power	D5	Grün	+3 V Power On
PoDL	D20	Grün	Versorgung Port 0 i.O. (+24 V Output)
SPE	D23	Gelb	Bei Firmware-gesteuerten Modi: 10BASE-T1L Sendeamplitude 2,4 V
SPE	D24	Grün	10BASE-T1L Aufschaltung/Aktivität
ETH	D27	Grün	Status von Port 1 (Gigabit Ethernet-USB-C-Wandler): Datenrate
ETH	D28	Grün	Status von Port 1 (Gigabit Ethernet-USB-C-Wandler): Verbindung/Aktivität
RJ45	X7	Gelb	Status von Port 2 (LAN): Datenrate
RJ45	X7	Grün	Status von Port 2 (LAN): Verbindung/Aktivität
MCU	D21	Blau	User-LED
Reset	D25	Rot	SPE-Kommunikation und Ethernet-Resetstatus

Status der PD-LEDs

Name	Bezeichnung	Farbe	Beschreibung
Power	D5	Grün	+3 V Power On
SPE	D23	Gelb	Bei Firmware-gesteuerten Modi: 10BASE-T1L Sendeamplitude 2,4 V
SPE	D24	Grün	10BASE-T1L Aufschaltung/Aktivität
ETH	D27	Grün	Status von Port 1 (Gigabit Ethernet-USB-C-Wandler): Datenrate
ETH	D28	Grün	Status von Port 1 (Gigabit Ethernet-USB-C-Wandler): Verbindung/Aktivität
RJ45	X7	Gelb	Status von Port 2 (LAN): Datenrate
RJ45	X7	Grün	Status von Port 2 (LAN): Verbindung/Aktivität
Reset	D25	Rot	SPE-Kommunikation und Ethernet-Resetstatus

Weitere Informationen

Weitere Informationen zur Systemeinstellung und zu EMV-Tests finden Sie in der Application Note [ANP141](#), die von der Würth Elektronik-Website heruntergeladen werden kann.

A ANHANG

A.1 Referenzen

- [1] Referenzdesign Gigabit-Ethernet [RD016](#)
- [2] Design Gigabit Ethernet mit PoE: [RD022](#)
- [3] Links zur Beschreibung der Firmware, Altium-Job-Dateien:
[RD041](#)

WICHTIGER HINWEIS

Der Anwendungshinweis basiert auf unserem aktuellen Wissens- und Erfahrungsstand, dient als allgemeine Information und ist keine Zusicherung der Würth Elektronik eiSos GmbH & Co. KG zur Eignung des Produktes für Kundenanwendungen. Der Anwendungshinweis kann ohne Bekanntgabe verändert werden. Dieses Dokument und Teile hiervon dürfen nicht ohne schriftliche Genehmigung vervielfältigt oder kopiert werden. Würth Elektronik eiSos GmbH & Co. KG und seine Partner- und Tochtergesellschaften (nachfolgend gemeinsam als „WE“ genannt) sind für eine anwendungsbezogene Unterstützung jeglicher Art nicht haftbar. Kunden sind berechtigt, die Unterstützung und Produktempfehlungen von WE für eigene Anwendungen und Entwürfe zu nutzen. Die Verantwortung für die Anwendbarkeit und die Verwendung von WE-Produkten in einem bestimmten Entwurf trägt in jedem Fall ausschließlich der Kunde. Aufgrund dieser Tatsache ist es Aufgabe des Kunden, erforderlichenfalls Untersuchungen anzustellen und zu entscheiden, ob das Gerät mit den in der Produktspezifikation beschriebenen spezifischen Produktmerkmalen für die jeweilige Kundenanwendung zulässig und geeignet ist oder nicht.

Die technischen Daten sind im aktuellen Datenblatt zum Produkt angegeben. Aus diesem Grund muss der Kunde die Datenblätter verwenden und wird ausdrücklich auf die Tatsache hingewiesen, dass er dafür Sorge zu tragen hat, die Datenblätter auf Aktualität zu prüfen. Die aktuellen Datenblätter können von www.we-online.com heruntergeladen werden. Der Kunde muss produktspezifische Anmerkungen und Warnhinweise strikt beachten. WE behält sich das Recht vor, an seinen Produkten und Dienstleistungen Korrekturen, Modifikationen, Erweiterungen, Verbesserungen und sonstige Änderungen vorzunehmen. Lizenzen oder sonstige Rechte, gleich welcher Art, insbesondere an Patenten, Gebrauchsmustern, Marken, Urheber- oder sonstigen gewerblichen Schutzrechten werden

hierdurch weder eingeräumt noch ergibt sich hieraus eine entsprechende Pflicht, derartige Rechte einzuräumen. Durch Veröffentlichung von Informationen zu Produkten oder Dienstleistungen Dritter gewährt WE weder eine Lizenz zur Verwendung solcher Produkte oder Dienstleistungen noch eine Garantie oder Billigung derselben.

Die Verwendung von WE-Produkten in sicherheitskritischen oder solchen Anwendungen, bei denen aufgrund eines Produktausfalls sich schwere Personenschäden oder Todesfälle ergeben können, sind unzulässig. Des Weiteren sind WE-Produkte für den Einsatz in Bereichen wie Militärtechnik, Luft- und Raumfahrt, Nuklearsteuerung, Marine, Verkehrswesen (Steuerung von Kfz, Zügen oder Schiffen), Verkehrssignalanlagen, Katastrophenschutz, Medizintechnik, öffentlichen Informationsnetzwerken usw. weder ausgelegt noch vorgesehen. Der Kunde muss WE über die Absicht eines solchen Einsatzes vor Beginn der Planungsphase (Design-In-Phase) informieren. Bei Kundenanwendungen, die ein Höchstmaß an Sicherheit erfordern und die bei Fehlfunktionen oder Ausfall eines elektronischen Bauteils Leib und Leben gefährden können, muss der Kunde sicherstellen, dass er über das erforderliche Fachwissen zu sicherheitstechnischen und rechtlichen Auswirkungen seiner Anwendungen verfügt. Der Kunde bestätigt und erklärt sich damit einverstanden, dass er ungeachtet aller anwendungsbezogenen Informationen und Unterstützung, die ihm durch WE gewährt wird, die Gesamtverantwortung für alle rechtlichen, gesetzlichen und sicherheitsbezogenen Anforderungen im Zusammenhang mit seinen Produkten und der Verwendung von WE-Produkten in solchen sicherheitskritischen Anwendungen trägt.

Der Kunde hält WE schad- und klaglos bei allen Schadensansprüchen, die durch derartige sicherheitskritische Kundenanwendungen entstanden sind.

NÜTZLICHE LINKS



Application Notes
www.we-online.com/appnotes



REDEXPERT Design Platform
www.we-online.com/redexpert



Toolbox
www.we-online.com/toolbox



Produkt Katalog
www.we-online.com/products

KONTAKT INFORMATION



appnotes@we-online.com
Tel. +49 7942 945 - 0



Würth Elektronik eiSos GmbH & Co. KG
Max-Eyth-Str. 1 74638 Waldenburg Germany
www.we-online.com

REVISIONSHISTORIE

Dokument Version	Veröffentlichungsdatum	Änderungen
RD041a	2024/10/31	Ursprüngliche Version der Reference Design Note
RD041b	2024/12/06	(4.) Power Data Line Kabel max. Länge hinzugefügt
RD041c	2025/06/02	6.6 (2) Bild geändert
RD041d	2026/03/23	(Tabelle 2) Druckfehler bei der Kabelstärke. (3) CMC ₂ Konstruktion. (Abbildung 10) top/bottom. (5.1) Tippfehler. (5.2) Konfiguration abhängig vom Gehäusematerial.

Hinweis: Die aktuelle Version des Dokuments und das Veröffentlichungsdatum sind in der Fußzeile jeder Seite dieses Dokuments angegeben.